CIC「數位IC前段晶片設計(Design Compile - 課程

「數位IC前段晶片設計(Design Compiler新竹班)」
(Logic Synthesis with Design Compiler)

05/25(六)、05/26(日)、06/01(六)，上課時間09:00~16:00
應學員要求，課程時數由12小時擴充為18小時，增加學習能量，價格不變！

課程簡介：
本課程內容具備多項特色，可協助學員充分掌握Logic Synthesis的各項技巧：
1、本課程之規劃，係為因應業界Cell-Based Front-end(前段)設計，同時也涵蓋了
Mixed-signal Flow之數位部分的電路設計。
2、修完本課程便知如何撰寫Synthesizable-Verilog的能力，可從事數位IC設計硬體描述
語言設計或IP設計製作人員! 此外，本課程會引導學員Digital IC設計實現(實作)之方法
與技巧，讓學員可將產品實現至Soft-Macro階段。未來若有須從事Cell-Based Back-end(
後段) Layout工作，可再銜接Cell-Based IC Physical Design課程，方可完成整顆晶片
製作之所有流程。
3、Verilog語法暗藏許多Coding的小技巧，本課程講師將以多年Coding設計經驗與常見問
題說明其差異性與注意事項，大幅縮減Coding時間及加強學習效果。
4、無論數位電路內含任何特殊電路，本課程將協助您如何針對各式電路設定其相對應的
Constraints，以確保製作出一個正確規格的電路! 特殊電路涵蓋範圍如下:
A. Single Clock Domain電路設定方法
B. Multi-clock Domain電路設定方法與注意事項
C. Clock-Gating電路設定方法與注意事項
D. Clock 正負緣都觸發的處理與Coding方法
E. 除頻/倍頻電路之設定方法
F. 同步與非同步電路設計之設定方法
5、傳授各種Low power密技，將現有Low Power電路，再獲得更進一步的改良。
6、本課程將學習到如何善用現有工具之操作技巧，獲得最佳電路之效能，課後將成為本
軟體操作之達人。

晶片中心有完整、詳細的設計流程及合法使用的設計軟體，能提供來上課之學員更多更完
善、良好的學習、實作環境，使學員獲得最大的收益、增進本身的知識及技術。

課程師資：
本項課程獲得學員非常熱烈的迴響，以下的學員回應提供參考：
1. 王老師講課太好了，講義內容也很清楚，非常棒
2. 講師授課生動活潑，並時常佐以經驗相授，受用無窮
3. 教得太好了，無可挑剔
4. 上課內容非常充實可以學到很多，老師講解也非常仔細，提問問題都能得到答案並且
知道更多資訊，對於這次上課非常滿意(內容充實 老師很強) 非常感謝 CIC提供這樣的課
程
5. 本課程講師很有經驗，且提及許多細節，謝謝

本課程為歷年報名人數最多之課程，請大家務必及早報名，以免向隅。
此外於晶片中心推出各專業課程，特別邀請國內相關領域之專業講師進行授課，名額有限
，請各界學員把握機會!
■報名網址 http://www.cic.org.tw/cic_v13/els/els_main.jsp，詳細報名流程及報名
須知請上網查詢，即日起開始報名，名額有限，額滿為止。
■上課地點 CIC新竹訓練教室。
■收費標準 每門課程學員自付額5,000元，特定身份學員自付3,000元。 [原價10,000元
，一般身份學員由經濟部工業局補助50%，特定身份者補助70%，特定身份係含低收入戶、
原住民及身心障礙者，3人(含)以上團體報名，請聯絡服務窗口可享優惠價。]
■聯絡窗口 林小姐 電話：03-577-3693轉144E-Mail: [email protected]

--